PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-111962

(43)Date of publication of application: 04.09.1981

(51)Int.CL

G06F 15/16 GO6F 9/46

(21)Application number : 55-013664

(22)Date of filing :

08.02.1980

(71)Applicant:

AGENCY OF IND SCIENCE & TECHNOL


(72)Inventor:

KITSUTA KENICHI MATSUSHIMA HITOSHI KAIDO YOSHIHIKO KARASUNO TAKESHI

(54) PARALLEL DATA PROCESSOR

(57)Abstract:

PURPOSE: To simplify the wiring between a main controller and a subprocessor, by controlling a program loading into an internal memory of each subprocessor by an IPL instruction given from the main controller. CONSTITUTION: The IPL (program loading start) instruction is sent to the subprocessors 2aW2n from the main controller 1 via the instruction bus 6. In the subprocessor designated by the selection signal 7, the IPL instruction is taken into the decoder 17 via the selector 11, instruction register 12 and gate 16 each. Then the F/F20 is set with the gate circuit 16 closed, and the gate circuit 21 is opend. Thus the program instruction sent from the controller 1 following the IPL instruction is supplied to the internal memory 10. When the EPL (loading end) instruction is given from the controller 1, the decoder 18 detects this instruction to reset the F/F20 with the circuit 21 closed. Thus the loading of program into the memory 10 completes.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

特開昭56-111962(2)

ブプロセッサへの入力データパス、5は出力データパス、6はインストラクションパス、7 a~7 a はナブプロセッサ 2 a~2 n を 指定 するための制 御信号線を示す。

従来、上記構成のデータ処理システムにおいて、主観御装置1から各サブブロセッサ2 a ~ 2 n の 夫々の内容メモリ装置に処理プログラムをローディングする場合、主制御装置1と各サブブロセッサとの間にプログラムのローディング開始、終了をおいた。するなどでは、上記信号をおったがのは、上記信号を出ったが、対し、アーディング開始にプログラムのローディング開始信号を出力し、アーディング開始信号を出力し、アーディング開始信号を出力し、アーディング開始信号を出力し、アーディング開始信号を出力し、アーディング開始信号を出力し、カーティング開始信号を出力し、然る後にプログラムの実行を指示するにしていた。

このようにプログラム・ローディングのための 専用の信号線を設けた従来のシステムでは、主制

以下、本発明の1実施例を図面を参照して説明 する。

第2回は本発明により改良されたサブプロセッ サの構成図であり、図において10は主制御装置 から与えられたプログラムを格納するための内部 - メモリ、11はA端子に入力される主制御装置か らの命令とB端子に入力される内部メモリ10か らの命令のいずれかを選択するセレクタ回路、12 は上記セレクタ図路11の出力を保持する命令レ ジスタ、13は演算ユニット、14は入力データ ペス4上のデータを選択的に上記復算ユニット13 に取り込むためのゲート団路を示す。ここで、演 算ユニット13は命令レジスタ12の内容を解読 して各種の制御信号を発生するデコーダの他、ア キュームレーダ、論理演算ユニット、各種レジス タ等からなり、インストラクションパス6を介し て外部の主制御装置から与えられる命令、あるい は内部メモリ10から順次統み出されるプログラ ム命令に沿ってデータ処理動作をし、演算結果を 出刀データバス5に出力する。

御装置1とサブプロセッサ2間のハードウェア量がサブプロセッサの鉄接個数に比例して増加するため、システムが高度化するに従ってシステム要素間の配線が複雑化するという実用上の問題があった。

また、16は命令レジスタ12に接続されたゲート回路、17は上記ゲート回路16からIPL命令が入力されたとき制御信号を発生するデコーダ、18は命令レジスタ12からのBPL命令に応答して制御信号を発生するデコーダ、19、20はフリップフロップ、21はフリップフロップ20のセット出力により開かれて、クロック信号CLKを出力するゲート回路、22は内部メモリー10のアドレスを発生するためのカウンタ回路を示す。

上記回路要素16~22からなる部分は内部メモリ10へのプログラムのローディング制御回路で構成し、次のように動作する。先ず、フリップフロップ19、20とカウンタ22は外部から与えられるリセット信号(図示せず)によりリャトにもの状態にある「弾子出力によりの場合、フリップフロップ19の「弾子出力に大力を選択した状態にあり、また、フリップフロップ20の「弾子出力により、また、フリップフロップ20の「弾子出力により、また、フリップフロップ20の「型準子出力により、また、フリップフロップ20の「型準子出力により、また、フリップフロップ20の「関係」の形式を表示している。

特開昭56-111962(3)

この状態で主制御装置からIPL命令をインストラクションパス6に出力すると、選択信号 7で 指定されたサブプロセッサでは、IPL命令がセレクタ回路 1 1、命令レジスタに、ゲート 1 6 分 かっとで かっと 7 フロップ 2 0 が で 2 0 が で 2 0 が で 2 0 が で 2 0 が で 2 0 が で 2 0 が で 3 かっとなる 1 0 に かっとなっと 1 0 に 次々と与える。

従って、主制御装置1が上配IPL命令に引続いてインストラクションパス6に送り出すプログラム命令は、命令レジスタ12を介して内部メモリ10に入力され、カウンタ22の示すアドレス位置に順次書き込まれていく。

主制御装置が最後のプログラム命令に引続いて

の命令が読み出されたとき信号 S₁ によりフリップフロップ 19 がセットされ、セレクタ 回路 11 が A 端子に入力される主制 製造 做からの命令を受け入れる状態に戻される。従って、サププロセッサは、内部プログラムの実行を終えた後は、主制 倒装電 からの命令に応答して動作できる。

以上の説明から明らかなように、本発明によれば各サブブロセッサの内部メモリへのブログラム・ローディングが主制御装置からのIPL命令により制御でき、主制御装置と各サブブロセッサ間の配線が簡単になるため、多数のサブブロセッサを並列的に動作させる形式のデータ処理システムを小型化でき、その効果は極めて大である。

図面の簡単な説明

第1図は本発明の適用対象となる複数のサブブロセッサからなる従来のデータ処理システムの全体構成図、第2図は本発明によるサブブロセッサの1実施例を示す図である。

図において、1は主制御装置、2 a ~ 2 n はサ ブブロセッサ、3 は外部メモリ装置、4 は入力デ BPL命令を送ると、この命令に応答してデュー #18が信号S。を出力し、フリップフロップ 20をリセットする。これによってゲート回路 21が閉じられ、内部メモリ10へのプログラム のローディング動作は終了する。

内部メモリ10 に格納されたプログラムの実行を指示する命令がインストラクションパス6から送り込まれた場合、この命令はグート回路16を介してデコーダ17に入力され、デコーダ17が信号8』を出力してブリップフロップ19を一番出力してブリップフロップの入力はよったのはオフとなり、セレクタ回路11の入力はB端子に切換えられる。すなわち内部メモリ10からの出力を命令レジスタ12に入力する。従民の出力を命令レジスタ12に戻み出された内部メモリ10の命令に従ってデータ処理動作を行う。

内部メモリ1 0 に格納されるプログラムの最後に、デコーダ1 7 で解説されるフリップフロップ 1 9 のリセットのための命令を入れておくと、こ

ータパス、5は出力データパス、6はインストラクションパス、10は内部メモリ、11はセレクタ回路、12は命令レジスタ、13は演算ユニット、16,21はゲート回路、17,18はデコーダ、19,20はフリップフロップ、22はアドレス発生回路を示す。

特許出願人

工業技術院長 石 坂 部

才 / 图

十 2 团

